• 叠层数问题
　　• 特性阻抗
　　• 延迟
　　• EMC

　　 我最近针对一篇关于PCB 特性阻抗的文章写了封信。该文阐述了工艺过程的 变化是怎样引起实际阻抗发生变化的，以及怎样用精确的现场解决工具(field solver)来预见这种现象。我在信中指出,即使没有工艺的变化，其它因素也会 引起实际阻抗很大的不同。在设计高速电路板时，自动化设计工具有时不能发 现这种不很明显但却非常重要的问题。然而，只要在设计的早期步骤当中采取 一些措施就可以避免这种问题。我把这种技术称做“防卫设计”(defensive design)。

　　叠层数问题

　　一个好的叠层结构是对大多数信号整体性问题和EMC 问题的最好防范措施， 同时也最易被人们误解。这里有几种因素在起作用，能解决一个问题的好方法 可能会导致其它问题的恶化。很多系统设计供应商会建议电路板中至少应该有 一个连续平面以控制特性阻抗和信号质量，只要成本能承受得起，这是个很好 的建议。EMC 咨询专家时常建议在外层上放置地线填充(ground fill)或地线层 来控制电磁辐射和对电磁干扰的灵敏度，在一定条件下这也是一种好建议。

图1：用电容模型分析叠层结构中的信号问题

　　然而，由于瞬态电流的原因，在某些普通设计中采用这种方法可能会遇到麻烦。 首先，我们来看一对电源层/地线层这种简单的情况：它可看作为一个电容(图 1)。可以认为电源层和地线层是电容的两个极板。要想得到较大的电容值，就 需将两个极板靠得更近(距离D)，并增大介电常数(ε▼r▼)。电容越大则阻抗 越低，这是我们所希望的，因为这样可以抑制噪声。不管其它层怎样安排，主 电源层和地线层应相邻，并处于叠层的中部。如果电源层和地线层间距较大， 就会造成很大的电流环并带来很大的噪声。如果对一个8 层板，将电源层放在 一侧而将地线层放在另一侧，将会导致如下问题：

　　1. 最大的串扰。由于交互电容增大，各信号层之间的串扰比各层本身的串 扰还大。

　　 2. 最大的环流。电流围绕各电源层流动且与信号并行,大量电流进入主电源 层并通过地线层返回。EMC 特性会由于环流的增大而恶化。

　　 3. 失去对阻抗的控制。信号离控制层越远，由于周围有其它导体,因此阻抗 控制的精度就越低。

　　 4. 由于容易造成焊锡短路，可能会增加产品的成本。

　　 我们必须在性能和成本之间进行折衷选择,为此,我在这里对怎样安排数字电路 板以获得最好的SI 和EMC 特性，谈谈自己的见解。

　　 PCB 的各层分布一般是对称的。依笔者拙见，不应将多于两个的信号层相邻 放置；否则，很大程度上将失去对SI 的控制。最好将内部信号层成对地对称 放置。除非有些信号需要连线到SMT 器件,我们应尽量减少外层的信号布线。

图2：优秀设计方案的第一步是正确设计叠层结构

　　 对层数较多的电路板,我们可将这种放置方法重复很多次(图2)。也可以增加额 外的电源层和地线层；只要保证在两个电源层之间没有成对的信号层即可。

　　 高速信号的布线应安排在同一对信号层内；除非遇到因SMT 器件的连接而不 得不违反这一原则。一种信号的所有走线都应有共同的返回路径(即地线层)。

　　 有两种思路和方法来判断什么样的两个层能看成一对：

　　 1. 保证在相等距离的位置返回信号完全相等。这就是说,应将信号对称地布 线在内部地线层的两侧。这样做的优点是容易控制阻抗和环流；缺点是 地线层上有很多过孔，而且有一些无用的层。

　　 2. 相邻布线的两个信号层。优点是地线层中的过孔可控制到最少(用埋式过 孔)；缺点是对某些关键信号这种方法的有效性下降。

　　我喜欢采用第二种方法。元件驱动和接收信号的接地连接最好能够直接连接到 与信号布线层相邻的层面。作为一个简单的布线原则，表层布线宽度按英寸计 应小于按毫微妙计的驱动器上升时间的三分之一(例如：高速TTL 的布线宽度 为1 英寸)。

　　 如果是多电源供电，在各个电源金属线之间必须铺设地线层使它们隔开。不能 形成电容,以免导致电源之间的AC 耦合。
上述措施都是为了减少环流和串扰，并增强阻抗控制能力。地线层还会形成一 个有效的EMC“屏蔽盒”。 在考虑对特性阻抗的影响的前提下，不用的表层 区域都可以做成地线层。